

# SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Publication number: JP7037893

Publication date: 1995-02-07

Inventor: SAITO MASAMI; TOMITA HIROSHI; YAMABE KIKUO

Applicant: TOKYO SHIBAURA ELECTRIC CO

Classification:

- international: H01L21/322; H01L21/02; (IPC1-7): H01L21/322

- European:

Application number: JP19930182927 19930723

Priority number(s): JP19930182927 19930723


[View INPADOC patent family](#)

[View list of citing documents](#)

[Report a data error here](#)

## Abstract of JP7037893

PURPOSE: To provide a gettering capable of sufficiently removing the contamination substance within a silicon substrate even with a high-temperature short time or low-temperature short time heat-treatment required for miniaturizing an element in the future. CONSTITUTION: Provided are a process of forming an amorphous silicon film 2 containing boron having a concentration distribution of peak concentration being more than  $10^{<20>} \text{atoms/cm}^{<2>}$  on the full surface of a silicon substrate 1, a process of converting an amorphous silicon film 2 into a single crystal silicon film by solid phase growth, and a process of taking contamination substances within the silicon substrate 1 into the single crystal silicon film 3 with heat-treatment.



(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-37893

(43)公開日 平成7年(1995)2月7日

(51)Int.Cl.<sup>6</sup>

識別記号 庁内整理番号

F I

技術表示箇所

H 01 L 21/322

R 8617-4M

S 8617-4M

審査請求 未請求 請求項の数2 OL (全8頁)

(21)出願番号 特願平5-182927

(22)出願日 平成5年(1993)7月23日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 斎藤 真美

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内

(72)発明者 富田 寛

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内

(72)発明者 山部 紀久夫

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内


(74)代理人 弁理士 鈴江 武彦

(54)【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【目的】今後の素子の微細化に要求される高温短時間あるいは低温の熱処理でもシリコン基板内の汚染物質を十分に取り除くことができるゲッタリングを提供すること。

【構成】シリコン基板1の全面に、ピーク濃度が $10^{20}$  atoms/cm<sup>2</sup>以上の濃度分布を有するボロンを含むアモルファスシリコン膜2を形成する工程と、アモルファスシリコン膜2を固相成長により単結晶シリコン膜3に変える工程と、熱処理によって、シリコン基板1内の汚染物質を単結晶シリコン膜3内に取り込む工程とを有する。



## 【特許請求の範囲】

【請求項1】シリコン基板と、このシリコン基板上の少なくとも一部分に形成され、ピーク濃度が $10^{20}$  atoms/cm<sup>2</sup>以上の濃度分布を有するボロンまたはリンの少なくとも一方を含み、素子が形成されてない単結晶シリコン膜とを有することを特徴とする半導体装置。

【請求項2】シリコン基板上の少なくとも一部分に、ピーク濃度が $10^{20}$  atoms/cm<sup>2</sup>以上の濃度分布を有するボロンまたはリンの少なくとも一方を含むアモルファスシリコン膜を形成する工程と、

前記アモルファスシリコン膜を固相成長により単結晶シリコン膜に変える工程と、熱処理によって、前記シリコン基板内の汚染物質を前記単結晶シリコン膜内に取り込む工程とを有することを特徴とする半導体装置の製造方法。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】本発明は、半導体装置およびその製造方法に係わり、特にシリコン基板内の汚染物質の除去に係わる半導体装置およびその製造方法の改良に関する。

## 【0002】

【従来の技術】半導体装置の製造工程中に侵入する汚染物質、例えば、鉄、銅等の重金属は、少数キャリアの生成消滅中心の形成や、p-n接合のリーコン電流の増大や、過剰キャリア寿命の短命化等を引き起こし、その結果として半導体装置の電気的特性が劣化する。

【0003】例えば、MOS型メモリ素子においては、電荷蓄積セル内に重金属が存在すると蓄積された電荷が減少し、これにより蓄積電荷が臨界電荷以下になると、メモリセルの状態が1から0へ反転し、蓄積情報が失われる。

【0004】このように重金属汚染は、素子の電気的特性の劣化を引き起こし、特に超LSIの生産においては、少量の汚染でも素子特性が劣化・変動するため、生産歩留まりを低下させる大きな原因となっている。

【0005】このような汚染に対して、従来から二つの対策がなされてきた。一つは生産環境の清浄化を行なうことによって、ウェハーへの汚染を極力減らすことである。汚染源としては、例えば、クリーンルーム内のダスト、各種製造装置からのダストや汚染、或いは純水、ガス、化学薬品等からの汚染等が考えられる。これらのダスト、汚染等を低減する技術は、ウルトラクリーンテクノロジーとして開発が行なわれている。

【0006】しかしながら、これらの生産環境の完全な清浄化達成には、時間、コスト等の色々な要因から困難な点が多い。もう一つは重金属等の汚染物質を素子の活性領域から取り除いてしまうこと、すなわち、ゲッタリングである。

【0007】ゲッタリングには、大きく分けて、イント

リンシックゲッタリング(IG)とエクストリンシックゲッタリング(EG)がある。IGでは、650~750°C程度の低温熱処理によって酸素の析出核を形成した後、1000~1100°C程度の高温熱処理によって酸素を析出させ、この酸素に重金属等の汚染物質を取り込む。また、基板表面近傍の素子活性領域内に析出物が発生するのを防止するために、1200°C程度の高温熱処理を低温熱処理の前に行なうことが多い。通常、上記低温熱処理はウェハー製造工程で行ない、一方、上記高温熱処理は超LSI製造工程で行なっている。

【0008】しかしながら、IGの場合、最適な酸素析出状態を作り出すため、低温から高温までの全ての熱プロセスにおけるウェハーの熱履歴管理が必要となり、ウェハーの転位強度との兼ね合いから高度の技術が必要になる。

【0009】また、CZ結晶ではIG効果が望めるが、酸素濃度の低いFZ結晶ではその効果は望めない。また、最近では、IGはシリコン基板中で各熱処理温度で過飽和となった金属不純物を捕まえるだけで、固溶限以下の不純物に関してはゲッタリング効果がないという報告がある。このため、IGでは一旦低温で捕まえた不純物も次の高温熱処理によって再放出されるという問題もある。更に、一般に、各金属不純物の固溶限は高温ほど高くなり、過飽和な金属不純物量は低下するので、IGでは高温状態においてゲッタリング効果がほとんど望めない。

【0010】一方、EGには、リングゲッタリング、ウェハー裏面ダメージゲッタリング、p/p+気相エピタキシャル界面に発生するミスマッチ転移によるゲッタリング、ウェハー裏面ポリシリコンゲッタリング等がある。

【0011】リングゲッタリングでは、プロセスの最終工程でウェハー裏面からリンを拡散させ、金属不純物をリン拡散層に偏析させることによって、素子活性領域から金属不純物を取り除いている。しかしながら、リングゲッタリングを行なうには、POCl<sub>3</sub>等をリンの原料ガスとして用い、 $10^{21}$  atoms/cm<sup>3</sup>以上の高濃度のリン拡散層を形成する必要があるために、ウェハーを900~1000°C程度の温度の下で酸化性雰囲気に晒す必要がある。更に、十分なリン拡散層を形成するためには高温長時間の熱処理が必要になる。

【0012】また、ウェハー裏面ダメージゲッタリングでは、ウェハー裏面に故意に機械的歪みを形成し、この機械的歪みを核にして最初の酸化工程で酸化誘起積層欠陥(OSF)を発生させ、そこに金属不純物をトラップさせる。機械的歪みは、例えば、SiO<sub>2</sub>微粉をウェハー裏面に吹き付ければ形成できる。しかしながら、このゲッタリングにおいても高温熱処理が必要であり、且つ金属不純物の捕獲容量がOSF密度と相関があり、その容量に限界があり容量が少ない。

【0013】また、 $p/p^+$  エピタキシャル膜のミスフィット転移によるゲッタリングでは、高濃度のボロン等の不純物が添加された基板上に高温状態でシリコン膜を気相エピタキシャル成長させ、界面にミスフィット転移を発生させ、そこに金属不純物をゲッタリングさせる。これも上記ゲッタリングと同様に転移によるゲッタリングであるため、その容量に限界があり、且つ比較的容量は少ない。

【0014】また、ウェハー裏面ポリシリコンゲッタリングでは、ウェハーの裏面にポリシリコン膜を堆積させ、ウェハー中の金属不純物をポリシリコン膜中の粒界、或いはシリコン基板との界面に析出させているが、高温状態ではゲッタリング効果が小さいという問題がある。

【0015】これらEGはゲッタリングサイトが主にウェハーの裏面になっているため、上記問題以外に、これらゲッタリング技術には次のような問題がある。今後の半導体産業において微細化が進むと、コストと歩留まりとの関係から必然的にウェハーの大直径化が進み、その結果としてウェハーの反りや、強度の問題からウェハーの厚さが増加する。また、高集積化のために、浅い不純物の拡散層が必要になり、その結果として熱処理温度が低くなるとともに、熱処理時間も短くなる。したがって、ウェハー表面近傍の金属不純物を裏面のゲッタリングサイトまで拡散させ、汚染物質を素子形成層から十分に除去することが非常に困難になる。

【0016】このような問題からウェハーの表面にゲッタリングサイトを形成する必要が生じ、その結果として、EG等のゲッタリング効果を有するウェハー上に別の生ウェハーを張り合わせ、生ウェハーを表面から研磨し、薄くすることによって表面近傍に別のウェハーのEG層を形成する技術や、ウェハー表面に高エネルギーイオンを注入することによって、素子形成層から数ミクロンの深い所にゲッタリングサイトを形成する技術や、 $p/p^+$  気相エピタキシャル成長の界面に形成されるミスフィット転移層に不純物をゲッタリングする技術などが開発された。

【0017】しかしながら、張り付けウェハーによるゲッタリングはウェハーが二枚必要になるためコスト高の問題がある。また、高エネルギーイオン注入によるゲッタリングは高エネルギーのイオン注入を行なうため、チャンバー内の金属不純物により深いサイトが汚染されてしまうという問題がある。更に、浅い素子形成領域に結晶欠陥を発生させる懼れもある。

【0018】また、ミスフィット転移によるゲッタリングは前記したようにミスフィット転移層がゲッタリングサイトとなるため、その容量が比較的小ないという問題がある。

【0019】

【発明が解決しようとする課題】上述の如く、従来より

種々のゲッタリングが提案され、それなりの効果も認められ、有望視されているが、その欠点も顕著になり、今後の微細化に対して本命視されるものはまだ無い。

【0020】本発明は上記事情を考慮してなされたもので、その目的とするところは、今後の素子の微細化に要求される高温短時間あるいは低温の熱処理でもシリコン基板内の汚染物質を十分に取り除くことができる半導体装置およびその製造方法を提供することにある。

【0021】

10 【課題を解決するための手段】上記の目的を達成するために、本発明の半導体装置は、シリコン基板と、このシリコン基板上の少なくとも一部分に形成され、ピーク濃度が $10^{20}$  atoms/cm<sup>2</sup> 以上の濃度分布を有するボロンまたはリンの少なくとも一方を含み、素子が形成されてない単結晶シリコン膜とを備えたことを特徴とする。

【0022】また、本発明の半導体装置の製造方法は、シリコン基板上の少なくとも一部分に、ピーク濃度が $10^{20}$  atoms/cm<sup>2</sup> 以上の濃度分布を有するボロンまたはリンの少なくとも一方を含むアモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜を固相成長により単結晶シリコン膜に変える工程と、熱処理によって、前記シリコン基板内の汚染物質を前記単結晶シリコン膜内に取り込む工程とを備えたことを特徴とする。

【0023】

【作用】本発明等の研究によれば、シリコン基板の表面にゲッタリングサイトとして、ピーク濃度が $10^{20}$  atoms/cm<sup>2</sup> 以上の濃度分布を有するボロンまたはリンを含み、素子が形成されてない単結晶シリコン膜を用いると、熱処理温度に関係なく(600~1200°C程度)

30 良好的なゲッタリング効果が得られることが分かった。また、上記単結晶シリコン膜はシリコン基板の表面に形成することもできるので、シリコン基板の表面から深い所(例えばシリコン基板の裏面)にゲッタリングサイトを形成する場合に比べて、汚染物質の除去のための熱処理の時間を短くできる。したがって、上記知見に基づいた本発明の半導体装置の製造方法によれば、高温短時間あるいは低温の熱処理でもシリコン基板内の汚染物質を十分に取り除くことができる。

【0024】

40 【実施例】以下、図面を参照しながら実施例を説明する。図1は、本発明の第1の実施例に係るゲッタリング方法を説明するための工程断面図である。

【0025】まず、図1(a)に示すように、例えば、n型シリコン基板1の(100)面上に、Si<sub>2</sub>H<sub>6</sub>ガス、B<sub>2</sub>H<sub>6</sub>ガスを用いたLPCVD法等によって、膜厚が300nm程度で、ボロンのピーク濃度が $10^{20}$  atoms/cm<sup>3</sup> 以上のアモルファスシリコン膜2を堆積する。

【0026】次に図1(b)に示すように、600°C程度の低温熱処理による固相エピタキシャル成長によ

て、アモルファスシリコン膜2をゲッタリングサイトとしての単結晶シリコン膜3に変える。

【0027】ここで、単結晶シリコン膜3は、ゲッタリングサイトとして単独に用いるものであり、パイポーラトランジスタの埋め込みエピタキシャル層に用いられている単結晶シリコン膜のように、外部の電極と電気的に接続されているものではないので、この単結晶シリコン膜3の上部にはあらゆる構造の素子を形成することができる。

【0028】この後、1000°C程度の熱処理を30分間施し、シリコン基板1内の重金属等の汚染物を単結晶シリコン膜3内に偏析させ、素子活性領域となる領域内の汚染物を取り除く。

【0029】図3は、上記ゲッタリングの効果を示す不純物(Fe)の濃度プロファイルである。これは、シリコン基板の表面側にボロン濃度 $10^{20}$ atoms/cm<sup>3</sup>、膜厚約300nmのゲッタリングサイトとしての単結晶シリコン膜を形成した後、このシリコン基板の裏面側にFeを強制汚染し(Fe濃度: 100ppmの酸性溶液)、1000°C、30分の熱処理を行なったものに対し、単結晶シリコン膜が形成されている表面側からSIMS分析して得られたものである。

【0030】図3からFeがゲッタリングサイトである単結晶シリコン膜中に均一に捕獲されていることが分かる。すなわち、シリコン基板の裏面側に汚染したFeが熱処理によってシリコン基板中を拡散し、単結晶シリコン膜に捕獲されていることが分かる。

【0031】更に、シリコン基板中に拡散したボロンの層にはFeがゲッタリングされていないことから、シリコン基板中の高濃度のボロン拡散層よりも、固相エピタキシャル成長によって形成され、ボロンが添加された単結晶シリコン膜の方がゲッタリング効果が高いことが分かる。

【0032】また、比較のために、シリコン基板上に形成したボロンが添加されたポリシリコン膜のゲッタリング効果を、前述と同様の方法(SIMS分析)にて検討してみた。

【0033】その結果、ボロンが添加された単結晶シリコン膜と同様にボロンが添加されたポリシリコン膜中にもFeが均一にゲッタリングされていることが分かった。すなわち、ポリシリコンゲッタリングのゲッタリングサイトは、一般に、ポリシリコンの結晶粒界、或いはポリシリコン膜とシリコン基板との界面と考えられているが、上記結果から考えると、ポリシリコン膜の結晶粒界が必ずしもゲッタリングサイトとして必要な訳ではなく、ポリシリコン結晶粒中若しくは固相エピタキシャル成長層中の点欠点、又は高濃度の不純物を添加することによって発生した点欠陥がゲッタリングサイトとして働いているものと考えられる。

【0034】本実施例の場合、ゲッタリングサイトはボ

リシリコン膜でなく単結晶シリコン膜であるため、その上部に半導体薄膜をエピタキシャル成長によって容易に形成することができる。このため、上述したポリシリコンゲッタリングの場合とは異なり、別の半導体基板を張り付けることなく、容易に埋め込みゲッタリングサイトを形成することができる。

【0035】図4は、Feで汚染されたシリコン基板中の少數キャリアーの再結合寿命と熱処理温度との関係を示す特性図である。また、比較のために、本実施例の単結晶シリコン膜と同じ膜厚の裏面ポリシリコンゲッタリング(比較例1)と、2ステップIG(比較例2)についても調べてみた。

【0036】図4から本実施例のゲッタリングが施されたシリコン基板は、全ての温度領域(600~1200°C程度)において、比較例1、2のゲッタリングが施されたシリコン基板よりも、再結合寿命を長くできることが分かる。

【0037】すなわち、本実施例のゲッタリングは、低温ほどゲッタリング効果が増しているが、熱処理温度が高くても従来のゲッタリングよりも十分に高いゲッタリング効果が得られるものである。

【0038】図5は、リンが添加された単結晶シリコン膜3を用いた場合に、シリコン基板1の表面に形成したpn接合における接合リーク電流と熱処理時間との関係を示す図である。また、比較のために、従来の裏面EGの一つである裏面ポリシリコン付きウェハーの場合についても調べてみた。

【0039】図5から本実施例のゲッタリング(フロントサイドゲッタリング)は、従来例のゲッタリング(バックサイドゲッタリング)に比べて、低温短時間でもリーク電流が小さく、ゲッタリング効果が高いことが分かる。

【0040】また、ゲッタリングサイトが素子形成領域の表面側に形成されているので、裏面側に形成されている場合に比べて、短い時間で済む。このため、今後予想されるウェハーの大直径化に伴ってウェハー厚さが増大しても高温の熱処理を長く行なう必要が無く、シリコン基板に形成された拡散層の再拡散を防止できる。

【0041】したがって、本実施例のゲッタリングによれば、今後の素子の微細化に要求される高温短時間あるいは低温の熱処理でもシリコン基板内の汚染物質を十分に取り除くことができる。

【0042】また、ゲッタリングサイトが素子形成領域の基板表面に設けられている本実施例のシリコン基板を用い、半導体集積回路を製造すれば、製造プロセスの最初の段階からプロセスをスルーした効果的なゲッタリングを行なうことができる。

【0043】ここで、本実施例のゲッタリングを従来の種々のゲッタリングと比べると次のようになる。まず、本実施例のゲッタリングは、高温気相エピタキシャル成

長によって  $p/p^+$  の基板側に形成されるミスフィット転移に金属不純物をゲッタリングさせる方法とは全く異なる。

【0044】すなわち、本実施例のゲッタリングは、高濃度の不純物（ボロン、リン等）が添加された固相エピタキシャル成長の単結晶シリコン膜がゲッタリングサイトとして働いており、ミスフィット転移によるゲッタリングとはゲッタリングサイトが異なる。

【0045】また、ミスフィット転移によるゲッタリングは、IGと同様にシリコン基板中で過飽和になった不純物しかゲッタリングできないが、本実施例のゲッタリングは、図4に示したように、高温状態でシリコン基板中に固溶しているFe等の金属汚染物も効果的にゲッタリングできる。

【0046】また、フロントサイドゲッタリングである高エネルギーイオン注入によるゲッタリングとを比較すると、高エネルギーイオン注入によるゲッタリングでは、イオン注入による欠陥がゲッタリングサイトとして働いているため、一旦高温熱処理を施すことによって欠陥の一部が回復し、ゲッタリング効果は低下する。

【0047】一方、本実施例のゲッタリングでは、ゲッタリングサイトをLPCVD等によるアモルファシリコン膜の堆積と、固相成長のための熱処理によって形成するため、高エネルギーイオン注入により形成するゲッタリングサイトよりも遙かに容量の大きいゲッタリングサイトをシリコン基板に欠陥等のダメージを与えることなく形成することができる。しかも、実効的には熱処理を何回行ってもゲッタリング効果は低下しない。

【0048】また、リンゲッタリングと比較すると、リン濃度はリン拡散の熱処理温度、拡散時間によって決まり、高濃度のリン不純物層を形成するには少なくとも850°C以上の高温熱処理を数時間施す必要があるが、本実施例によれば、LPCVD等の堆積方法によって、例えば、600°C程度の低温で、且つ  $10^{20} \text{ atoms/cm}^3$  以上の高濃度のリンやボロンを含む不純物層（単結晶シリコン膜3）を容易に形成できる。

【0049】更に、リンゲッタリングでは、ゲッタリングサイトとしての高濃度のリン不純物層を幅広く形成するのが難しいが、本実施例によれば、ゲッタリングサイトとしての単結晶シリコン膜を厚く形成できるので、容量の大きいゲッタリングサイトを容易に設けることができる。すなわち、従来のゲッタリングに比べ、容量の大きいゲッタリングサイトを容易に形成できるため、ゲッタリング効果の持続性の面においても優れている。

【0050】図2は、本発明の第2の実施例に係るゲッタリングサイトの構造を示す断面図である。本実施例が先の実施例と異なる点は、ゲッタリングサイトとしての単結晶シリコン膜3が、シリコン基板1の表面の一部に形成されていることがある。このような構造は以下のようにして形成することができる。例えば、シリコン基板

1の表面を部分的にエッチングし、溝或いは穴を形成した後、第1の実施例と同様にして、全面に単結晶シリコン膜3を形成する。その後、単結晶シリコン膜3と同じエッチング速度の膜により平坦化し、最後に、エッチバックすることにより完成する。

【0051】図6は、本発明の第3の実施例に係るゲッタリングサイトの構造を示す断面図である。シリコン基板1の全面には固相エピタキシャル成長によって不純物（ボロンまたはリン）が添加された単結晶シリコン膜3が形成され、この単結晶シリコン膜3上にはシリコン薄膜4が形成されている。このシリコン薄膜4は、例えば、気相エピタキシャル成長や、固相エピタキシャル成長によって形成する。

【0052】本実施例のように、埋め込み構造のゲッタリングサイトを形成した場合、素子形成層となるシリコン薄膜4に混入した重金属等のゲッタリングによる汚染物の除去は、素子形成工程中の熱処理により行なわれる。

【0053】図9は、このゲッタリングの効果を示すSIMS分析による汚染物であるFeの深さ方向の分布図である。図9からFeはゲッタリングサイトである単結晶シリコン膜中に均一に捕獲されていることが分かる。

【0054】なお、単結晶シリコン膜中に添加する不純物は、ボロンまたはリンの一方だけでも、ボロンおよびリンの両方であっても良い。更に、この添加するボロンまたはリンの濃度は、 $10^{20} \text{ atoms/cm}^3$  以上で、好ましくは  $10^{21} \text{ atoms/cm}^3$  以上にする。

【0055】また、本実施例の場合、シリコン薄膜4はその内部に添加されるドーパントの濃度が、単結晶シリコン膜3中に添加される不純物（ボロンまたはリン）の濃度よりも低ければ良い。

【0056】また、一般に行なわれているウェハーの張り合わせ技術を用いて、シリコン薄膜の代わりに別のシリコン基板を張り付けても良い。すなわち、単結晶シリコン膜上に形成する半導体膜や半導体基板等は、どの様な手法によって形成されても問題ない。

【0057】図7は、本発明の第4の実施例に係るゲッタリングサイトの構造を示す断面図である。本実施例が第3の実施例と異なる点は、ゲッタリングサイトである単結晶シリコン膜3が、シリコン基板1の表面に部分的に形成されていることにある。このような構造は、例えば、シリコン基板1の表面を部分的にエッチングし、溝或いは穴を形成した後、第2の実施例と同様に、全面に単結晶シリコン膜3を形成し、単結晶シリコン膜3とエッチング速度が等しい膜で平坦化した後、エッチバックによって単結晶シリコン膜3の埋め込みを行ない、その後、全面にシリコン薄膜4を堆積することにより形成することができる。

【0058】また、シリコン基板1の全面に単結晶シリコン膜3を形成し、この単結晶シリコン膜3を部分的に

エッチング除去した後、全面にシリコン薄膜4を堆積しても同様な構造が得られる。

【0059】更にまた、部分的に高濃度の不純物が添加されたアモルファスシリコン層をエピタキシャル成長によって単結晶シリコン膜に変えて得られる。図8は、本発明の第5の実施例に係るゲッタリングサイトの構造を示す断面図である。

【0060】本実施例が第3の実施例と異なる点は、シリコン基板1の裏面側にもゲッタリングサイトである単結晶シリコン膜3aが形成されていることがある。本実施例でも先の実施例と同様な効果が得られるのは勿論のこと、シリコン基板1の裏面側から混入する重金属等の汚染物の素子形成領域への拡散を防止することができる。

【0061】図10は、本発明の第6の実施例に係るゲッタリングサイトの構造を示す断面図である。シリコン基板1の表面には、固相エピタキシャル成長によって、ボロンまたはリンの少なくも一方を含む複数の単結晶シリコン膜3が形成されている。

【0062】このような構造は、例えば、部分的に複数の単結晶シリコン膜3を固相エピタキシャル成長させて形成したり、全面に単結晶シリコン膜3を形成した後に、この単結晶シリコン膜3をエッチング分離したりすることで実現できる。

【0063】図11は、本発明の第7の実施例に係るゲッタリングサイトの形成方法を示す工程図である。まず、図11(a)に示すように、シリコン基板1の表面に複数の溝を形成する。次いでボロンまたはリンの少なくとも一方が添加されたアモルファスシリコン膜(不図示)を全面に形成した後、エッチバックを行ない、アモルファスシリコン膜を溝内にのみに残置させる。

【0064】次に図11(b)に示すように、固相エピタキシャル成長によってアモルファスシリコン膜を単結晶シリコン膜3に変える。このような方法により、複数の単結晶シリコン膜3が表面に埋め込まれた構造のゲッタリングサイトが得られる。

【0065】なお、本発明は上述した実施例に限定されるものではない。例えば、第1の実施例では、ゲッタリングサイトである単結晶シリコン膜3をシリコン基板1の素子形成領域となる表面に形成したが、図12に示すように、シリコン基板1の裏面全面に形成しても良い

し、また、裏面に部分的に形成しても良い。

【0066】また、上記実施例では、汚染物がFeの場合についての効果の説明したが、本発明は、他の汚染物、例えば、Cu、Ni、Cr等の金属不純物に対しても有効である。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。

【0067】

【発明の効果】以上詳述したように本発明によれば、今後の素子の微細化に要求される高温短時間あるいは低温の熱処理でもシリコン基板内の汚染物質を十分に取り除くことができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例に係るゲッタリング方法を説明するための工程断面図。

【図2】本発明の第2の実施例に係るゲッタリングサイトの構造を示す断面図。

【図3】本発明のゲッタリング効果を示す不純物濃度のプロファイル。

【図4】本発明のゲッタリング効果を示す熱処理温度と再結合寿命とに関する特性図。

【図5】本発明のゲッタリング効果を示す熱処理時間とリーク電流とに関する特性図。

【図6】本発明の第3の実施例に係るゲッタリングサイトの構造を示す断面図。

【図7】本発明の第4の実施例に係るゲッタリングサイトの構造を示す断面図。

【図8】本発明の第5の実施例に係るゲッタリングサイトの構造を示す断面図。

【図9】本発明のゲッタリング効果を示す不純物の濃度プロファイル

【図10】本発明の第6の実施例に係るゲッタリングサイトの構造を示す断面図。

【図11】本発明の第7の実施例に係るゲッタリングサイトの形成方法を示す工程図。

【図12】第1の実施例の変形例を示す図。

【符号の説明】

1…シリコン基板

2…アモルファスシリコン膜


3, 3a…単結晶シリコン膜

4…シリコン薄膜


【図2】

【図6】


【図7】




【図1】




【図3】




【図4】




【図5】




【図8】




【図9】



【図10】



【図11】



【図12】

